DIALOG(R) File 351:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

010250997 **Image available**
WPI Acc No: 1995-152252/ 199520
Related WPI Acc No: 1995-286270
XRPX Acc No: N95-119689

Image processor for e.g. digital still camera - has interface circuit connected between CPU and two or more media which is loaded to selective target based on control change signal from decoded data

Patent Assignee: OLYMPUS OPTICAL CO LTD (OLYU)

Inventor: SATOH Y

Number of Countries: 002 Number of Patents: 002

Patent Family:

1

Patent No Kind Date Applicat No Kind Date Week 19950320 JP 93246392 19930907 199520 B JP 7078043 Α Α Α 19980728 US 94301632 19940907 199837 US 5786885 Α

US 97840847 A 19970417

Priority Applications (No Type Date): JP 93246392 A 19930907

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 7078043 A 11 G06F-003/00

US 5786885 A G06F-003/00 Cont of application US 94301632

Abstract (Basic): JP 7078043 A

The image processor consists of a central processor (1) to which two or more media (3A-3C) for data transmission functions are connected through data bus and address bus. An interface circuit (2) is connected between the CPU and the media. The interface consists of two circuits. The first circuit decodes the data transmitted from the CPU through the data bus or address bus.

Based on the decoded data, a control signal generation circuit (23) generates change control signal. Based on the change control signal, the circuit charging switch (21,22) changes and outputs enable signal and light enable signal. The media corresponding to the enable, light enable signals is loaded into a selective target.

ADVANTAGE - Provides simple composition of device. Facilitates PCB design and mounting.

Dwg.1/13

Title Terms: IMAGE; PROCESSOR; DIGITAL; STILL; CAMERA; INTERFACE; CIRCUIT; CONNECT; CPU; TWO; MORE; MEDIUM; LOAD; SELECT; TARGET; BASED; CONTROL; CHANGE: SIGNAL; DECODE; DATA

Derwent Class: T01; W04

International Patent Class (Main): G06F-003/00

International Patent Class (Additional): G06K-017/00; G06K-019/00;

G06T-001/00; G06T-001/60; H04N-005/907

File Segment: EPI

Manual Codes (EPI/S-X): T01-C07C1; T01-J08A; T01-J10B3; W04-M01B1C;

W04-M01D6; W04-M01D9

THIS PAGE BLANK (USTIO,

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-78043

(43)公開日 平成7年(1995)3月20日

(21)出願番号

特願平5-246392

(22)出願日

平成5年(1993)9月7日

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 佐藤良彰

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 福山 正博

(54) 【発明の名称】 画像処理装置

(57)【要約】

【目的】 I Cメモリカード、 I / Oカード等の複数枚のカードを装填してそれぞれのカードを簡易な構成で利用可能とした画像処理装置を提供する。

【構成】I Cメモリカードや I / Oカード等の媒体が共用できるとともに複数枚のカードが装填される画像処理装置において、CPU(1)から伝送されるデータをデコードして切換制御信号と、複数の媒体の装填部(3A,3B,3C)に対応した複数のセレクト信号を形成し、上記切換制御信号に応じて上記媒体装填部に選択的に装填可能な媒体の種類毎に対応したアウトブットイネーブル信号及びライトイネーブル信号を出力するように構成している。



【特許請求の範囲】

【請求項1】複数種類の情報記録媒体または外部機器と のデータ転送機能を備える媒体を選択的に装填可能な複 数の媒体装填部と、

CPUŁ,

上記CPUと上記複数の媒体装填部とを結ぶデータバス 及びアドレスバスと、

上記CPUとリード指令線、ライト指令線及びデータバ ス並びにアドレスパスで結ばれてなり、該データパス乃 至アドレスパスを通して上記CPUから伝送されるデー 10 夕をデコードして切換制御信号並びに上記複数の媒体装 填部に各別に対応した複数のセレクト信号を形成する第 1の回路部と、該切換制御信号に応じて上記リード指令 線を通して伝送される信号及び上記ライト指令線を通し て伝送される信号を上記媒体装填部に選択的に装填可能 な媒体の種類毎に対応した複数種類のアウトプットイネ ーブル信号及び複数種類のライトイネーブル信号として 各別の所定の出力端に割り振る第2の回路部とを含んで なるインターフェース回路と、を備えて成ることを特徴 とする画像処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は画像処理装置に関し、特 にICメモリカードやI/Oカード等の媒体が共用でき るとともに複数枚のカードが装填される画像処理装置に 関する。

[0002]

【従来の技術】デジタルスチルカメラ等の画像処理装置 においては、記録媒体としてのメモリカードであるIC メモリや、装置と外部周辺装置との間でのデータ授受用 30 のインターフェース (I/O) カードがある。 これらカ ードは、複数枚用いられていることも多く、それぞれを 当該画像処理装置に別個に設けられたカードスロットに 装填して使用したいという要**望がある。** I /〇カードと しては、HDタイプカード、SCSIカード、モデムカ ード、LANカード、RS232Cカード、フラッシュ カード、イサーネットカード、SRAMカード等のカー ドがある。

【0003】かかる要望に応える装置システムは現在未 だ提案されていないが、そのようなシステムとして、図 *40* 12に示すような構成が考えられる。それぞれのカード が挿入、装填される複数個(本例では3個)のカードス ロット13A~13CがCPU1の該当ポートと、パス 及びコントロールラインを介して接続されている。パス は、データパスとアドレスパスから成り、コントロール ラインは、読み出し (RD) 信号、書き込み (WR) 信 号及びセレクト信号用のラインから成る。

[0004]

【発明が解決しようとする課題】上述のように、複数枚

た画像処理装置では、複数本のコントロール信号線を用 意し、また、各カードスロット毎にCPUのボートを対 応付けなければならず、CPUの多数のポートが専有さ れてしまうため、設計上の制約が大きくなってしまうと いう問題がある。

【0005】そこで、本発明の目的は、ICメモリカー ド、 I /〇カード等の複数枚のカードを装填してそれぞ れのカードを簡易な構成で利用可能とした画像処理装置 を提供することにある。

[0006]

【課題を解決するための手段】前述の課題を解決するた め、本発明による画像処理装置は、複数種類の情報記録 媒体または外部機器とのデータ転送機能を備える媒体を 選択的に装填可能な複数の媒体装填部と、CPUと、上 配CPUと上記複数の媒体装填部とを結ぶデータパス及 びアドレスパスと、上記CPUとリード指令線、ライト 指令線及びデータバス並びにアドレスバスで結ばれてな り、該データパス乃至アドレスパスを通して上記CPU から伝送されるデータをデコードして切換制御信号並び 20 に上記複数の媒体装填部に各別に対応した複数のセレク ト信号を形成する第1の回路部と、該切換制御信号に応 じて上記リード指令線を通して伝送される信号及び上記 ライト指令線を通して伝送される信号を上記媒体装填部 に選択的に装填可能な媒体の種類毎に対応した複数種類 のアウトプットイネーブル信号及び複数種類のライトイ ネーブル信号として各別の所定の出力端に割り振る第2 の回路部とを含んでなるインターフェース回路と、を備 えて構成される。

[0007]

【作用】本発明では、ICメモリカードやI/Oカード 等の媒体が共用できるとともに複数枚のカードが装填さ れる画像処理装置において、CPUから伝送されるデー タをデコードして切換制御信号と、複数の媒体の装填部 に対応した複数のセレクト信号を形成し、上記切換制御 信号に応じて上記媒体装填部に選択的に装填可能な媒体 の種類毎に対応したアウトブットイネーブル信号及びラ イトイネーブル信号を出力するように構成している。 [8000]

【実施例】次に、本発明の実施例について図面を参照し ながら説明する。図1は、本発明による画像処理装置の 一実施例を示す構成プロック図である。本実施例は、C PU1と、カードスロット3A~3Cとが1つのインタ ーフェース回路2で接続され、インターフェース回路2 により必要とされるカードスロットの選択及び読出信 号、書込信号の選択的供給が行われている。 CPU1、 インターフェース回路2及びカードスロット3A~3C は、またバスを介してデータ及びアドレスの授受が行わ れる。

【0009】 I Cメモリカードや I / Oカードにはカー のカードに対応すべく複数個のカードスロットを設置し *50* ドの属性情報が格納されているアトリビュートメモリ領 į.

域があり、前述の如く、上記カードには、コントロール 信号としてセレクト信号、競出信号及び書込信号が供給 される。図2には、アトリピュートメモリ、ICメモリ カード及びI/Oカードへのコントロール信号が示され ている。アトリピュートメモリには、セレクト信号の 他、アクセス信号としてのREG信号、読出信号として のCOE信号及び書込信号としてのCWE信号がコント ロール信号として供給される。ICメモリカードには、 セレクト信号、読出用のCOE信号及び書込用のCWE 信号が供給される。また、I/Oカードには、セレクト 10 Rゲート232の出力が切換スイッチ21と22の切換 信号、REG信号、読出用のIOOE信号及び書込用の IOWE信号が供給される。

【0010】図3には、CPU側から自己につながるパ スを介してアクセス可能な仮想的メモリ領域であるCP U1から見たメモリマップ例が示されている。メモリマ ップ領域は、CPU1の処理手順を指示するプログラム が格納されているROM5(図1)の領域と、ワーク領 域としてのRAM6(図1)の領域に続いて、スロット 3A、3B及び3Cそれぞれに対する領域#1, #2及 び#3として、アトリビュート領域#11, #21及び 20 ビュートメモリの有無を判定する(ステップS12)。 #31, ICメモリ領域#12, #22及び#32, 更 にはI/Oカード領域#13, #23及び#33が配置 されでいる。

【0011】図1において、インターフェース回路2に は、切換スイッチ21,22,コントロール信号発生回 路23及びアドレスデコーダ24が設けられている。切 換スイッチ21と22は、コントロール信号発生回路2 3からの切換信号により制御される。CPU1から発生 される読出信号RDは、切換スイッチ21により、CO E信号またはIOOE信号としてカードスロット3A~ 30 3 Cに供給される。また、CPU1から発生される書込 信号WRは、切換スイッチ22により、CWE信号また はIOWE信号としてカードスロット3A~3Cに供給 される。

【0012】アドレスデコーダ24は、パスを介してC PU1から供給されたアドレス値をデコードし、対応す るカードスロットにセレクト信号を供給するとともに、 コントロール信号発生回路23にデコード値を出力す

スデコーダ24からの信号に応答して、切換スイッチ2 1と22にI/OカードかICメモリカードを切り換え るための切換信号を供給するとともに、アトリビュート メモリ及び I /Oカード用のREG信号をカードスロッ ト3A~3Cに供給する。

【0014】種別選択スイッチ4は、使用するカードを 強制的に特定のカードに設定するためのスイッチで、ス イッチ4A、4Bまたは4CのON操作により、対応す るスロット3A、3Bまたは3Cに対して、例えば、強 制的にICメモリカードをアクセスするように設定す *50* スデコーダからのアトリビュート領域#11,#21,

る。

【0015】図4は、インターフェース回路2の構成例 であり、インターフェース回路2のコントロール信号発 生回路23は、ORゲート231~233を有する。ア ドレスデコーダ24でデコードされたCPU1からのア トリピュート領域アドレス#11, #21及び#31 は、コントロール信号発生回路23のORゲート231 に入力される。また、I/Oカードアドレス#13, # 23及び#33は、ORゲート232に入力される。O 信号として供給される。一方、ORゲート231と23 2の出力は、ORゲート233に入力され、ORゲート 233の出力がREG信号となる。アドレスデコーダ2 4からは、CPU1からのアドレスデコード値に基づい て各スロットのセレクト信号1~3が出力される。

4

【0016】図5は、本実施例のカードスロット3Aに カードが装着されたときの動作処理手順を示すフローチ ャートである。動作開始後、先ず、アトリピュートメモ リ領域#11をアクセスし(ステップS11)、アトリ ここで、アトリピュートメモリが無ければ、ICメモリ カード領域(アクセス空間#12)にアクセスして(ス テップS13)、処理を終了し、アトリピュートメモリ が有れば、I/Oカードの有無を判定する(ステップS 14).

【0017】ステップS14において、I/Oカードで はないと判定されると、上記ステップS13の処理に移 行し、I/Oカードであると判定されると、種別選択ス イッチ4により強制的にICメモリが選択されているか 否かを判定する(ステップS15)。ここで、選択有り と判定されれば、上記ステップS13の処理に移行し、 無しと判定されれば、I/Oカード領域(アクセス空間 #13) にアクセスした (ステップS16) 後、処理を 終了する。

【0018】次に本発明の第2の実施例を説明する。本 実施例は、CPUのメモリアドレス領域を共有して、ア ドレス空間を節約する例であり、CPUからI/OとI Cメモリカードの切換信号を出力するようにしている。

【0019】図6には、CPUのメモリマップ例が示さ 【0013】コントロール信号発生回路23は、アドレ 40 れている。図3と比較して明らかなように、本例ではス ロット3A、3B及び3CのICメモリとI/Oカード 領域を共用している。

> 【0020】図7には、本実施例による画像処理装置の 構成プロック図が示されている。CPU1からは、イン ターフェース回路2の切換スイッチ21と22の切換信 号が、切換スイッチ21,22及びコントロール信号発 生回路23に供給されている。

> 【0021】インターフェース回路2内のコントロール 信号発生回路23の構成が図8に示されている。アドレ

#31のデコードデータと、CPU1からのI/Oカー ドとICメモリカードとの切換信号は、ORゲート23 4に供給され、ORゲート234の出力がREG信号と してカードスロット3A~3Cのそれぞれに供給され

【0022】本実施例は、前述実施例と比較し、メモリ 空間を小さくできる。メモリ空間は、パスのラインの本 数で限られてしまうため、有効であり、メモリ空間が小 さくなる。

【0023】ところで、画像処理装置において、システ 10 ムコントローラからのメモリカード等のデータ記憶装置 に対するアクセスしているときには、アクセス中である こと(その他のメッセージも同様)をユーザに知らせる ために例えばLED等を点灯せしめている。

【0024】そのための従来の構成が図13に示されて いる。システムコントローラ10からは、例えばカード スロットやフロッピーディスクドライブ装置としてのデ ー夕記憶装置11A,11B及び11Cにイネーブル信 号1,2及び3が供給されるとともに、それに対応して ポート 1 、 2 及び 3 からスイッチングトランジスタ 1 2 の イネーブル信号のタイミングで点滅される。 A, 12B及び12CをON動作させるための信号が供 給されている。スイッチングトランジスタ12A,12 B及び12Cと基準電位間にはLED13A,13B及 び13Cが接続され、スイッチングトランジスタのON 動作により、対応するLEDが点灯される。

【0025】上述のように、データ記憶装置に対するア クセス中であることを知らせるためのLEDの点灯は、 システムコントローラのポートから出力される信号によ り行われているが、LEDの数に対応したシステムコン トローラのポート数が必要となり、ポートの無駄使いと 30 処理装置によれば、メモリカードや I/Oカード等の複 なるばかりでなく、システムコントローラのポート出力 が誤動作した場合、データ記憶装置にアクセスしていな いにもかかわらず、LEDが点灯してしまい、ユーザに 混乱を招く恐れがある。

【0026】本発明の実施例では、図9に示すように、 上述のようなシステムコントローラのポートの無駄使い をなくすために、データ記憶装置に供給するイネーブル 信号1~イネーブル信号3によりスイッチングトランジ スタ12A~12Cを直接的にON動作させて、対応す るLEDを点灯させている。こうすることにより、シス 40 テムコントローラのポートを節約でき、必要最小限のハ ードウェア構成により、システムコントローラの正常、 異常に関係なくデータ記憶装置のアクセス中表示が正確 に行えるようになる。

【0027】図10は、図9の他の変形例を示す構成プ ロック図である。本実施例は、図13の従来構成におい て、スイッチングトランジスタ12A~12CをON動 作させるために、スイッチングトランジスタ12A~1 2 CのペースにそれぞれORゲート14A~14Cを接 続している。ORゲート14A,14B及び14Cに 50

は、それぞれ、システムコントローラポート1とイネー ブル信号1、ボート2とイネーブル信号2及びボート3 とイネーブル信号3が入力されており、対応するORゲ ート14A~14Cの出力がスイッチングトランジスタ 12A~12Cのペースに供給されている。

【0028】本実施例では、ORゲート14A~14C を用いることにより、媒体装着表示、数パイトのアクセ スでもユーザがわかるように 1 秒間は点灯させる等の表 示態様を随時変更して各種状況に対応して点灯せしめる ことができる。したがって、LEDの点灯が長すぎると きには、明らかにシステムコントローラの異常動作であ ることが確認できる。

【0029】図11には、動作状況、LEDの駆動方法 (駆動する信号源) 及びLED表示遠様例がテーブル形 式で示されている。媒体装着時には、ポート出力で駆動 され、1秒間隔で3回点滅される。また、数パイトアク セス時には、ポート出力で駆動され、LEDは1秒間点 灯される。更に、DMA転送のような多パイトアクセス 時には、イネーブル信号でLEDが駆動され、LEDは

【0030】上述実施例は、次のような構成要旨として 表現することができる。当該CPUから複数の媒体装填 部に装填された情報記録媒体のうちの特定のものを選択 的にアクセスするための上記複数の媒体装填部毎に各別 に対応したイネーブル信号自体を一つの条件入力として 動作する媒体装填部動作状況表示手段を備えた画像処理 装置。

[0031]

数枚の媒体を装着して動作する装置を簡単な構成でアク セスできるだけでなく、プリント板設計や実装が容易と なる。

【図面の簡単な説明】

【図1】本発明による画像処理装置の一実施例を示す構 成プロック図である。

【図 2】本発明の実施例におけるアトリピュートメモ リ、ICメモリカード及びI/Oカードへのコントロー ル信号を示す図である。

【図3】本発明の実施例におけるCPU側から自己につ ながるパスを介してアクセス可能な仮想的メモリ領域で あるメモリマップ例を示す図である。

【図4】本発明の実施例におけるインターフェース回路 2の構成例を示す図である。

【図 5】 本発明の実施例におけるカードスロット3Aに カードが装着されたときの動作処理手順を示すフローチ ヤートである。

【図6】本発明の他の実施例におけるCPUのメモリマ ップ例を示す図である。

【図7】図6に示す実施例における画像処理装置の構成

7

プロック図である。

【図8】図6に示す実施例におけるインターフェース回路2内のコントロール信号発生回路23の構成を示す図である。

【図9】本発明におけるデータ記憶装置アクセス時の表示のための構成図である。

【図10】図9の他の変形例を示す構成図である。

【図11】図10に示す実施例における動作状況、LE Dの駆動方法(駆動する信号源)及びLED表示態様例 を示す図である。

【図12】 I Cメモリカードや I / Oカードが共用できるとともに複数枚のカードが装填される画像処理装置として考えられる構成図である。

【図13】画像処理装置において、システムコントローラからメモリカード等に対するアクセス状態を知らせる

ための構成図である。

【符号の説明】

1 CPU 2 インタ ーフェース回路

8

3A~3C カードスロット

4 種別選択スイッチ 5 ROM 6 RAM 10 システ

ムコントローラ

11A~11C データ記憶装置

10 12A~12C スイッチングトランジスタ

21,22 切換スイッチ


23 コントロール信号発生回路

24 アドレスデコーダ

231~234 ORゲート


【図1】

【図2】





【図3】

【図4】











【図7】




【図11】


| 状況 | 駆動方法 (L E D) | L E D表示 |
|------------------------|-----------------|----------------------|
| 媒体装着時 | ポート出力 | 1 秒間隔で 3 回点滅 |
| 数バイトアクセス時 | ポート出力 | 1秒間点灯 |
| DMA連送のような 多バイトアクセス時 | イネーブル信号 | イネーブル信号の タイミングで点滅 |




【図10】



【図12】



【図13】



フロントページの続き

(51) Int. Cl. 6

識別記号 广内整理番号

D

FΙ

技術表示箇所

G 0 6 K 17/00

19/00

H 0 4 N 5/907

B 7734-5C

G06K 19/00

Q

THIS PAGE BLANK (GOPIC,